“ANTONIO JOSÉ DE SUCRE”
VICE RECTORADO PUERTO ORDAZ
DEPARTAMENTO DE INGENIERÍA ELECTRÓNICAELECTRONICA INTEGRADA
Profesor: Ing. Angel Custodio PHD
DESCRIPCION DEL SISTEMA
Las edificaciones urbanas requieren de diferentes servicios para el uso y disfrute de los habitantes u ocupantes, entre ellos se encuentran el suministro de energía eléctrica, agua, teléfono y gas. Para lograr eso es necesario diseños de ingeniería que permitan brindar soluciones eficaces y útiles para solventar las necesidades de los usuarios de la edificación.
FILOSOFIA DE CONTROL
El sistema de control es el encargado de mantener las variables de proceso dentro de los valores deseados, por lo cual requiere de toma de decisiones de acuerdo a los cambios que se presenten en el sistema o proceso. El sistema de control planteado para el suministro de agua de edificaciones, esta compuesto por:
Un suiche de nivel alto-alto.
Un suiche de nivel bajo-bajo.
Un suiche de alta presión.
Una válvula.
Una bomba de agua.
Un controlador implementado con diseño lógico.
En la figura 1 se puede apreciar el sistema de control para el suministro de agua de edificaciones.
Figura 1.- Sistema de Control para el Suministro de Agua para Edificaciones.
Figura 2.- Esquema de entradas/salidas del sistema de control.
Para mantener el nivel de agua adecuado en el tanque, el controlador toma acciones sobre la apertura/cierre de la válvula que se encuentra en la entrada. Estas acciones están regidas por la información que obtiene el controlador del medidor y de los suiches de nivel. Cuando detecte nivel medio, bajo o bajo-bajo, el controlador abre la válvula. Por el contrario, cuando se detecte nivel alto o alto-alto, el controlador cierra la válvula de entrada. Como se comento anteriormente las señales de los suiches son prioritarios a la señal de medidor, es decir, sin importar la señal que indique el medidor digital, el controlador tomara acciones sobre la válvula a través de los dos suiches (alto-alto y bajo-bajo). Por ejemplo, si el medidor digital indica nivel alto, pero el suiche de nivel bajo-bajo esta activo, se asume error de lectura del medidor y se abre la válvula. Esto se hace, ya que se considera más confiable la señal del suiche que la señal dada por el medidor digital. Cabe destacar que el medidor digital, en su correcto funcionamiento, garantiza que el nivel de agua no alcance los valores extremos (bajo-bajo, alto-alto).
De esta manera se garantiza mantener el tanque en un nivel alto (lectura sensada por el medidor digital) lo cual representa la condición mas adecuada para el funcionamiento de la bomba y por consiguiente del suministro de agua a la edificación. En ningún momento se desearía que se activen los suiches de nivel debido a que esto indicaría problemas en el sistema, como por ejemplo, fallas en el medidor de nivel.
Para garantizar la presión de agua en las tuberías, el controlador toma acciones sobre la bomba de acuerdo al suiche de alta presión. Cuando el suiche esta desactivo, se enciende la bomba de agua. Cuando el suiche se active, indica que la presión en la tubería es la adecuada para el suministro de agua, por lo tanto, se apaga la bomba. El sistema funcionaria correctamente si se logra mantener la presión de agua en el punto de mayor altura en la estructura.
Controlando la presión de agua en las tuberías del edificio, y el nivel de agua en el tanque subterráneo, se garantiza un correcto funcionamiento del sistema. El encargado de ejercer el esfuerzo de control para cumplir con estas especificaciones, es el dispositivo controlador.
El controlador será diseñado empleando un dispositivo lógico programable, el cual permite emplear un diseño lógico a través de compuertas digitales. Para llegar al proceso de síntesis y programación del dispositivo, es necesario hacer el desarrollo del control lógico el cual comprende la obtención de ecuaciones lógicas, el diseño del esquemático (simbólico), la reproducción de estímulos durante la simulación y la síntesis para su posterior programación en el dispositivo.
ECUACIONES LOGICAS
Para la obtención de las ecuaciones lógicas se emplea el uso de los Mapas de Karnaugh, los cuales se construyen a partir de la tabla de la verdad que representa la filosofía de control del sistema de suministro de agua para edificaciones.
A continuación se presenta la tabla de la verdad obtenida a partir de la filosofía de control antes descrita.
Figura 3: Tabla de la verdad
Los Mapas de Karnaugh obtenidos de la tabla de la verdad antes descrita, son los siguientes:
Para la válvula de entrada (Vi):
Figura 4. Mapa de Karnaugh de la valvula.
Ecuación resultante:
Ec. 1
Para la bomba de agua (Bo):
Figura 5. Mapa de Karnaugh de la bombaEcuación resultante:
Ec. 2
A partir de las ecuaciones lógicas obtenidas, se hizo la implementación del diseño empleando compuertas lógicas. El diseño se realizo con la herramienta ISE de Xilinx 9.2i. Para ello se utilizo un CPLD de propósitos fabricado por la misma compañía, un Xilinx XC9536XL, el cual es un dispositivo programable de 44 pines con 34 entradas/salidas configurables por el usuario. En la figura 3 se muestra la implementación que representa el sistema de control para el suministro de agua de edificaciones.
Figura 6 .- Diseño en Esquema del Sistema de Control para Suministro de Agua a Edificaciones.
SIMULACION, ASIGNACION DE PINES, SINTESIS Y GENERACION DE ARCHIVO DE PROGRAMACION
Para la simulación del circuito lógico implementado se empleo el Banco de Pruebas de la herramienta ISE de Xilinx. Esta herramienta permite la simulación de los estímulos de entrada para obtener las diferentes respuestas del sistema de control. Es necesario previo a hacer la corrida del proceso de simulación definir que pruebas especificas se desean hacer para luego interpretar las señales resultantes. El proceso de simulación es una etapa importante (que no se debe obviar) en el desarrollo de sistemas de control empleando dispositivos lógicos programables, debido a que realizando continuas pruebas se puede evitar la programación del dispositivo en muchas ocasiones (en caso de existir fallas en el diseño).
Posterior a la simulación, se hizo la asignación de los pines en el dispositivo programable utilizado. La asignación realizada se muestra a continuación:
#PACE: Start of PACE I/O Pin Assignments
NET "Bo" LOC = "P9" ;
NET "LH" LOC = "P4" ;
NET "LHH" LOC = "P1" ;
NET "LL" LOC = "P2" ;
NET "LLL" LOC = "P44" ;
NET "LM" LOC = "P3" ;
NET "PH" LOC = "P43" ;
NET "Vi" LOC = "P8" ;
A continuacion se muestra el archivo generado para la asignacion de pines (Device Pin Out):
Fugura 7. Archivo asignacion de pines
El siguiente paso para la implementación del sistema, corresponde el proceso de síntesis en el cual se hace la compilación en Lenguaje de Descripción de Hardware o HDL, el Análisis de Arquitectura y por ultimo, la síntesis en HDL. El software utilizado (ISE de Xilinx) ofrece las bondades completas para hacer el proceso de síntesis e inclusive permite la generación de reportes por cada uno de los pasos en el proceso.
Figura 8. Archivo de sintesis del programa
Por ultimo, para completar el proceso de implementación del sistema de control en el dispositivo, se genera el archivo de programación propio de la arquitectura utilizada y de la síntesis realizada.
Figura 9.
REPORTES GENERADOS
La asignación de pines se generó el archivo de la siguiente manera:
Figura 10: Tabla de asignacion de pines y Modulo del esquematico.
Para la simulación del proyecto se construye los diferentes estados de las entradas para asi probar el circuito construido.
Figura 11: Estado de las entradas para la simulacion
Luego de compilar y sintetizar el programa procedemos a su simulación, verificando que los resultados obtenidos sean los esperados:
Simulacion del proceso.
DISEÑO EN VHDL UTILIZANDO LENGUAJE VERILOG (3RA ASIGNACION)
input LHH;
input LH;
input LM;
input LL;
input LLL;
input PH;
output Vi;
output Bo;
reg Vi;
reg Bo;
always @ (LHH or LH or LM or LL or LLL or PH)
begin
Vi = (~LHH & ~LH & LM & ~LL & ~LLL) | (~LHH & LLL) | (~LHH & ~LH & ~LM & LL & ~LLL);
Bo = (~LHH & ~LH & LM & ~LL & ~LLL & ~PH) | (~LHH & LH & ~LM & ~LL & ~LLL & ~PH) | (LHH & ~LLL & ~PH);
end
endmodule
Figura 14 Codigo del Programa en Verilog.
Luego de hacer la compilacion y realizar la corrida del programa se obtuvo la siguiente grafica de simulacion.
Fugura 15: Grafica de simulacion
CONCLUSIONES
La utilizacion de lenguajes VHDL permite la simulacion que permiten verificar que el diseño a implementar funcione correctamente, es decir que cumpla con las especificaciones que se quieren inicialmente y otorgar una solucion definitiva.
El diseño y simulacion en lenguajes simbolico es muy practico para la construccion de sistemas pocos complejos, sin embargo a medida que los sistemas aumentan en tamaño y componentes, es mas dificil su descripcion por esquematicos, los esquematicos describen la conectividad y ayuda el armado de un sistema pero no destacan la funcionalidad del mismo.
Con el Verilog se simplifica el trabajo de diseño del sistema usado, una vez obtenidos los datos requeridos se sintetiza el sistema en VHDL, al final del proceso se obtenien los mismos resultados que se obtuvieron con el procedimiento simbolico, pero invirtiendo menor tiempo.
